1DSI驅動接口工作原理與電路構架

本文設計的MIPI-DSI接口具有一個時鐘通道和兩個數據通道，時鐘通道支持高速DDR時鐘的接收與恢復，支持*功耗狀態(tài)(ULPS):數據通道0支持高速數據接收和低功耗模式下的雙向傳輸，支持總線競爭檢測:數據通道1住處高速數據接收及*功耗模式:單通道數據傳輸速率高達800Mbits/s，低功耗模式下數據傳輸速率8~IOMbits/s。

DSI接口工作原理

基于MIPI-DSI協議的顯示驅動接口，具備視頻模式和低功耗模式兩種工作狀態(tài)。在視頻模式下，接收主機高速發(fā)送過來的圖像數據，并轉換成DPI并目格式輸出到1COS驅動模塊。在命令模式下，接收主機發(fā)送過來的的命令和數據，并轉換成DBI總線格式輸出到LCOS驅動模塊?；蛘咦x取LCOS驅動模塊的狀態(tài)信息和數據，并轉換成串行信號反向發(fā)送給主機。 HS模式下時鐘和數據線間的時序關系測試；智能化多端口矩陣測試MIPI測試

MIPI-DSI接口以MIPID-PHY協議定義的物理傳輸層為基礎，DPHY定義的物理傳輸層多可支持4個數據通道，1個時鐘通道，每個通道在低功耗模式時以1.2V的低速信號傳輸，在高速模式時則采用擺幅為200毫伏的低壓差分信號傳輸，從而相對于現有的設備表現出更高性能，更低功耗，更低EMI和更少的引腳，LCOS顯示芯片是一種硅基液晶微顯示技術，常用與便攜式移動電子設備中，如可穿戴式設備，要求具有很低的功耗，又要具有較高的顯示分辨率。因此筆者設計了一種適用于LCOS顯示芯片的MIPIDSI顯示驅動接口，支持的分辨率為1280*720，幀率60Hz。江西MIPI測試多端口矩陣測試MIPI LCD 的CLK時鐘頻率與顯示分辨率及幀率的關系;

2，MIPI協議的主要應用領域

2.5G、3G手機、PDA、PMP、手持多媒體設備

3，目前應用為成熟的兩個接口CSI(CameraSerialInterface)一個位于處理器和顯示模組之間的高速串行接口DSI(DisplaySerialInterface)一個位于處理器和攝像模組之間的高速串行接口。

4，DSI分層結構DSI分四層，

對應D-PHY、DSI、DCS規(guī)范、分層結構圖如下：

?PHY定義了傳輸媒介，輸入/輸出電路和和時鐘和信號機制。

?LaneManagement層：發(fā)送和收集數據流到每條lane。

?LowLevelProtocol層：定義了如何組幀和解析以及錯誤檢測等。

?Application層：描述高層編碼和解析數據流。

MIPI信號完整性測試是一種測試方法，

用于檢查MIPI接口傳輸的信號是否具有穩(wěn)定性和可靠性。在MIPI接口中，由于信號速率很高，需要確保信號傳輸的完整性和準確性，以避免數據丟失或出現錯誤。

MIPI信號完整性測試通常包括以下方面：

1.噪聲測試：檢測信號波形中的噪聲水平，了解噪聲對信號的影響，并確定信號噪聲的能力以確保傳輸數據的可靠性。

2.抖動測試：測試信號波形在某些時刻出現的隨機抖動，評估其對信號傳輸的影響，并確定抖動的性能指標。

3.失真測試：檢查信號在傳輸過程中是否發(fā)生失真，并分析失真的原因及其對信號的影響，從而確定信號失真的能力。

通過對MIPI信號進行完整性測試，可以幫助廠商確定其MIPI設備的信號傳輸性能，并提高其產品的穩(wěn)定性和可靠性 Global Operation的測試；

數據通道0具有高速數據接收，以及低功耗下的Escape模式，數據通道1具有高速數據接收和功耗模式，在閑置狀態(tài)時，通道都處于LP-II狀態(tài)。當主機向從機發(fā)送高速接收請求序列LP-II->LPOI->LPOO，從機通過檢測LP-II->LPOI和LPOI->LPOO的變化，使能差分放大電路的中的終端電阻控制信號，打開高速接收，從機開始準備接收主機高速發(fā)送過來的數據。當主機向從機發(fā)送Escape模式進入序列LP-II->LP-IO>LPOO>LPOI->LPOO時，從機開始檢測序列，在正確接收到的LPOO狀態(tài)后即進入Escape模式，然后等待主機發(fā)送Entrycommands。再進行相應的操作，退出Escape模式的序列是LP-IO>LP-II。 數據線的HS信號質量測試；USB測試MIPI測試故障

MIPI-DSI接口以MIPI D-PHY協議定義的物理傳輸層為基礎;智能化多端口矩陣測試MIPI測試

2，MIPID-PHY測試項目

(1)DataLaneHS-TXDifferentialVoltages

(2)DataLaneHS-TXDifferentialVoltageMismatch

(3)DataLaneHS-TXSingle-EndedOutputHighVoltages(

4)DataLaneHS-TXStaticCommon-ModeVoltages

(5)DataLaneHS-TXStaticCommon-ModeVoltageMismatchΔV_CMTX(1,0)

(6)DataLaneHS-TXDynamicCommon-LevelVariationsBetween50-450MHz

(7)1.3.10DataLaneHS-TXDynamicCommon-LevelVariationsAbove450MHz

(8)DataLaneHS-TX20%-80%RiseTime

(9)DataLaneHS-TX80%-20%FallTime

(10)DataLaneHSEntry:T_LPXValue

(11)DataLaneHSEntry:T_HS-PREPAREValue

(12)DataLaneHSEntry:T_HS-PREPARE+T_HS-ZEROValue

(13)DataLaneHSExit:T_HS-TRAILValue

(14)DataLaneHSExit:30%-85%Post-EoTRiseTimeT_REOT

(15)DataLaneHSExit:T_EOTValue

(16)DataLaneHSExit:T_HS-EXITValue

(17)HSEntry:T_CLK-PREValue

(18)HSExit:T_CLK-POSTValue

(19)HSClockRisingEdgeAlignmenttoFirstPayloadBit

(ata-to-ClockSkew(T_SKEW[TX])

(21)ClockLaneHSClockInstantaneous:UI_INSTValue

(22)ClockLaneHSClockDeltaUI:(ΔUI)Value 智能化多端口矩陣測試MIPI測試