針對 DDR5 串行存在檢測的多通道I3C總線解碼

來源：發(fā)布時間：2024-11-19

串行存在檢測（SPD）是一種自動獲取 DDR3/4/5 內(nèi)存模塊信息的標(biāo)準(zhǔn)方法. 當(dāng)一個系統(tǒng)接通電源時，它會通過識別不同的硬件組件開始自動配置系統(tǒng)。串行存在檢測（SPD）是DDR3/4/5 中的一項功能，可使電子系統(tǒng)了解DDR 內(nèi)存的詳細(xì)信息及其定時信息。 DDR3/4 內(nèi)存模塊使用 SM bus提供這個信息。對于***的超高速內(nèi)存，DDR5使用低壓信號（1V）I3C接口來讀取內(nèi)存詳細(xì)信息及其定時信息。

Fig 1. 基于 DDR5 的系統(tǒng)設(shè)計中的典型 I3C 總線架構(gòu)典型的 I3C 總線結(jié)構(gòu)如圖 1 所示.當(dāng)主機(jī)控制器使用串行存在檢測 – SPD5 集線器連接 DDR5 模塊在設(shè)計和測試階段，使用示波器監(jiān)控這種架構(gòu)中的所有 I3C 總線是非常具有挑戰(zhàn)性的。

調(diào)試這些設(shè)計的一些關(guān)鍵要求如下：

1. 需要能在 1V 信號幅度下工作的邏輯分析儀。

2. 需要可以同時獲取不同的 I3C 邏輯活動。

3. 需要可以對不同的速率運(yùn)行的I3C總線進(jìn)行解碼，頻率從 100KHz 到 12.5MHz 不等

4. 監(jiān)控 I3C 總線中的特定事件

Prodigy Technovations 在現(xiàn)有的邏輯分析儀上開發(fā)了業(yè)內(nèi)較早多通道

I3C 解碼解決方案。它具有以下功能：

1. 1. 在 1V 信號幅度下識別邏輯電平。

2. 2. 同時解碼八條 I3C 總線，所有 I3C 總線時間同步。

3. 3. 所有 I3C 總線的總線圖

4. 4. 強(qiáng)大的觸發(fā)功能

5. 5. 異步采樣 1GS/s ，可捕捉不同時鐘頻率的 I3C 協(xié)議事件

PGY-LA-Multi-I3C 是一款16 通道邏輯分析儀具有以下主要功能

· ?1GS/s 異步采樣功能

· ?8路 I3C 總線解碼功能

· ?對 I3C 協(xié)議數(shù)據(jù)包內(nèi)容進(jìn)行觸發(fā)

多通道 I3C 協(xié)議解碼分析結(jié)果視圖如圖 3 所示

Fig. 2. 多通道I3C 信道解碼和數(shù)字時序圖

列表窗口對來自不同 I3C 總線的 I3C 數(shù)據(jù)包進(jìn)行解碼并顯示。時間戳用于按順序列出數(shù)據(jù)包，以便用戶了解事件發(fā)生的時間。軟件還能通過總線圖顯示波形. 總線圖將顯示每個 I3C 數(shù)據(jù)包的信息，便于調(diào)試。要在特定事件中捕獲流量，用戶可根據(jù)I3C 協(xié)議數(shù)據(jù)包內(nèi)容設(shè)置觸發(fā)條件。